

МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ
ІМЕНІ ІГОРЯ СІКОРСЬКОГО»
КАФЕДРА ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ

Лабораторна робота №5

Тема: «КОМБІНАЦІЙНІ ПРИСТРОЇ. ТИПОВІ ВУЗЛИ КОМП'ЮТЕРА.»

Виконав:

студент групи ІО-43

Семчук Тарас Русланович

Номер залікової книжки: 4315

Перевірив роботу:

Нікольський С. С.

Київ 2026

Лабораторна робота No 5

КОМБІНАЦІЙНІ ПРИСТРОЇ. ТИПОВІ ВУЗЛИ КОМП'ЮТЕРА

Порядок виконання роботи

Мій варіант:

$4315_{10} - 1000011011011_2$

$h_6=0, h_5=1, h_4=1, h_3=0, h_2=1, h_1=1$

Тоді:

h_2, h_1, h_4, h_3
1110
1110
Завдання 0111

0111	Однорозрядний демультиплексор 1-в-8 із входом дозволу роботи EN. Активний рівень сигналу EN – логічний "0". При подачі на вхід EN сигналу з рівнем логічної «1», вихідні сигнали демультиплексора повинні встановлюватися у високо-підансний стан.
------	--

Хід роботи:

Я створив новий проект з своїм прізвищем. А там створюю два файли, в які пишу такий код:

```
:/Altera/91/Semchuk/demux1to8.v
#
module demux1to8 (
    input D,           // вхідний сигнал
    input [2:0] A,      // адресні входи
    input EN,          // enable (активний 0)
    output reg [7:0] Q // виходи
);

always @(*) begin
    if (EN == 1) begin
        Q = 8'bzzzzzzzz; // високий імпеданс
    end else begin
        Q = 8'b00000000; // обнуляємо

        case (A)
            3'b000: Q[0] = D;
            3'b001: Q[1] = D;
            3'b010: Q[2] = D;
            3'b011: Q[3] = D;
            3'b100: Q[4] = D;
            3'b101: Q[5] = D;
            3'b110: Q[6] = D;
            3'b111: Q[7] = D;
        endcase
    end
end

endmodule
```


Другий файл:

```
VL D:/Altera/91/Semchuk/tb_demux.v
Ln#
8   wire [7:0] Q;
9
10  demux1to8 uut (
11      .D(D),
12      .A(A),
13      .EN(EN),
14      .Q(Q)
15  );
16
17  initial begin
18      // Початкові значення
19      D = 0; A = 0; EN = 1;
20
21      #10 EN = 0; D = 1;
22
23      #10 A = 3'b000;
24      #10 A = 3'b001;
25      #10 A = 3'b010;
26      #10 A = 3'b011;
27      #10 A = 3'b100;
28      #10 A = 3'b101;
29      #10 A = 3'b110;
30      #10 A = 3'b111;
31
32      // перевірка Z
33      #10 EN = 1;
34
35      #10 $stop;
36  end
37
38  endmodule
39
```


Зберігаю їх та запускаю на компіляцію і перевірку:

	demux1to8.v		Verilog 0	05/03/26 03:15:46 PM
	tb_demux.v		Verilog 1	05/03/26 03:19:47 PM

Симулюю ці файли:



І дивлюсь часові діаграми, які у мене вийшли:



Висновок:

У цій лабораторній роботі я реалізував однорозрядний демультіплексор 1-в-8 з входом дозволу роботи EN мовою Verilog. Я створив модуль, написав тестбенч та перевінив роботу схеми в програмі ModelSim. У процесі моделювання було видно, що при $EN = 0$ сигнал з входу D передається на один із виходів залежно від значення адресних входів A. При $EN = 1$ всі виходи переходять у високоімпедансний стан, що відповідає умовам завдання. Отже, схема працює правильно і повністю відповідає поставленому завданню.